Skip to content

更改IQ样本处理,时钟同步及解码方案#2

Open
FLN1021 wants to merge 1 commit intoArch-Jason:mainfrom
FLN1021:pr
Open

更改IQ样本处理,时钟同步及解码方案#2
FLN1021 wants to merge 1 commit intoArch-Jason:mainfrom
FLN1021:pr

Conversation

@FLN1021
Copy link

@FLN1021 FLN1021 commented Jan 13, 2026

样本处理

IQ样本处理改为使用sdrangel自带的decimator类,并添加带宽为12.5KHz的信道滤波。这能增加一些灵敏度,但是对于频偏的容差降低了,所以后续可能需要添加一个FLL或者其他频率追踪机制来弥补没有tcxo的rtlsdr的频偏。

因为sdrangle的decimators都是二的幂(可能时为了加速运算),而rtlsdr好像不能设置到如96k、192k等采样率,所以只能用decimator32并将采样率设置为1536k了,另外为了避开频谱中间的DC,采用了_sup的decimator,加了48k的频偏,所以现在rtl_tcp的参数需要设置为:

-a 0.0.0.0 -p 14423 -f 821189500 -s 1536000 ...

时钟同步

时钟同步改用了multimon-ng使用的方案,并进行了一些修改,具体可看代码里的注释。

解码

主要添加了对于同一个batch内多个地址的处理,因为1234002信息都是这样的。所以现在1234002信息应该也可以显示1234000的内容了。然后修改了存储消息的变量,这个比较激进,而且我也不太会用指针,所以可能存在一些问题,还需要测试一下。最后在parseMessage里面加了一些简单的异常字符检测和处理来防止崩溃。

Sign up for free to join this conversation on GitHub. Already have an account? Sign in to comment

Labels

None yet

Projects

None yet

Development

Successfully merging this pull request may close these issues.

1 participant